導(dǎo)讀 大家好,小物來(lái)為大家解答以上的問(wèn)題?；赩erilog的任意分頻器設(shè)計(jì)(利用verilog編寫(xiě)一個(gè)分頻器)這個(gè)很多人還不知道,現(xiàn)在讓我們一起來(lái)看看吧...
大家好,小物來(lái)為大家解答以上的問(wèn)題?；赩erilog的任意分頻器設(shè)計(jì)(利用verilog編寫(xiě)一個(gè)分頻器)這個(gè)很多人還不知道,現(xiàn)在讓我們一起來(lái)看看吧！
在FPGA的學(xué)習(xí)過(guò)程中，最簡(jiǎn)單最基本的實(shí)驗(yàn)應(yīng)該就是分頻器了。由于FPGA的晶振頻率都是固定值，只能產(chǎn)生固定頻率的時(shí)序信號(hào)，但是實(shí)際工程中我們需要各種各樣不同頻率的信號(hào)，這時(shí)候就需要對(duì)晶振產(chǎn)生的頻率進(jìn)行分頻。比如如果FPGA芯片晶振的頻率為50MHz，而我們希望得到1MHz的方波信號(hào)，那么就需要對(duì)晶振產(chǎn)生的信號(hào)進(jìn)行50分頻。
1. 1.偶數(shù)分頻器
2. 2.奇數(shù)分頻器
3. 3.半分頻器（N+0.5分頻）
本文到此分享完畢，希望對(duì)大家有所幫助。
標(biāo)簽：
免責(zé)聲明：本文由用戶上傳，如有侵權(quán)請(qǐng)聯(lián)系刪除！