過去幾年來(lái)，深度學(xué)習(xí)技術(shù)日益先進(jìn)，在圖像分類和自然語(yǔ)言處理等廣泛任務(wù)上達(dá)到了人類水平的準(zhǔn)確度。
這些計(jì)算技術(shù)的廣泛使用推動(dòng)了旨在開發(fā)能夠滿足其大量計(jì)算需求的新硬件解決方案的研究。
為了運(yùn)行深度神經(jīng)網(wǎng)絡(luò)，一些研究人員一直在開發(fā)所謂的硬件加速器，這是一種專用的計(jì)算設(shè)備，可以進(jìn)行編程以比傳統(tǒng)中央處理器 (CPU) 更有效地處理特定的計(jì)算任務(wù)。
到目前為止，這些加速器的設(shè)計(jì)主要與深度學(xué)習(xí)模型的訓(xùn)練和執(zhí)行分開進(jìn)行，只有少數(shù)團(tuán)隊(duì)同時(shí)解決這兩個(gè)研究目標(biāo)。
曼徹斯特大學(xué)和 Pragmatic Semiconductor 的研究人員最近著手開發(fā)一種基于機(jī)器學(xué)習(xí)的方法，從表格數(shù)據(jù)中自動(dòng)生成分類電路，表格數(shù)據(jù)是結(jié)合數(shù)字和分類信息的非結(jié)構(gòu)化數(shù)據(jù)。
他們提出的方法概述在《自然電子》雜志上發(fā)表的一篇論文中，該方法依賴于一種新引入的方法，該團(tuán)隊(duì)稱之為“微型分類器”。
Konstantinos Iordanou、Timothy Atkinson 及其同事在論文中寫道：“典型的機(jī)器學(xué)習(xí)開發(fā)周期會(huì)在模型訓(xùn)練期間最大限度地提高性能，然后最大限度地減少訓(xùn)練模型的內(nèi)存和面積占用，以便部署在處理核心、圖形處理單元、微控制器或定制硬件加速器上。”
“然而，隨著機(jī)器學(xué)習(xí)模型變得越來(lái)越大、越來(lái)越復(fù)雜，這變得越來(lái)越困難。我們報(bào)告了一種用于自動(dòng)生成表格數(shù)據(jù)分類的預(yù)測(cè)電路的方法。”
Iordanou、Atkinson 及其同事開發(fā)的微型分類器電路僅由幾百個(gè)邏輯門組成。盡管它們的尺寸相對(duì)較小，但研究發(fā)現(xiàn)，它們能夠?qū)崿F(xiàn)與最先進(jìn)的機(jī)器學(xué)習(xí)分類器類似的準(zhǔn)確度。
標(biāo)簽：
免責(zé)聲明：本文由用戶上傳，如有侵權(quán)請(qǐng)聯(lián)系刪除！